

#2

THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of : Koji TANONAKA, et al.
Filed : Concurrently herewith
For : TRANSMISSION APPARATUS
Serial No. : Concurrently herewith



March 20, 2001

Assistant Commissioner of Patents
Washington, D.C. 20231

SUBMISSION OF PRIORITY DOCUMENT

S I R:

Attached herewith are Japanese patent application No.
2000-270733 of September 6, 2000 whose priority has been claimed
in the present application.

Respectfully submitted

A handwritten signature in cursive script, appearing to read "Samson Helfgott", written over a horizontal line.

☒ Samson Helfgott
Reg. No. 23,072
☐ Aaron B. Karas
Reg. No. 18,923

HELFGOTT & KARAS, P.C.
60th FLOOR
EMPIRE STATE BUILDING
NEW YORK, NY 10118
DOCKET NO.: FUJI 18.487
BHU:priority

Filed Via Express Mail
Rec. No.: EL522402415US
On: March 20, 2001
By: Brendy Lynn Belony
Any fee due as a result of this paper,
not covered by an enclosed check may be
charged on Deposit Acct. No. 08-1634.

日 本 国 特 許 庁

PATENT OFFICE
JAPANESE GOVERNMENT

Jc973 U.S. PTO
09/813227

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日

Date of Application:

2000年 9月 6日

出 願 番 号

Application Number:

特願2000-270733

出 願 人

Applicant (s):


富士通株式会社

CERTIFIED COPY OF
PRIORITY DOCUMENT

2000年12月 1日

特許庁長官
Commissioner,
Patent Office

及 川 耕 造



出証番号 出証特2000-310118'

【書類名】 特許願

【整理番号】 0000825

【提出日】 平成12年 9月 6日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 H04L 12/43

【発明の名称】 伝送装置

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

【氏名】 田之中 康次

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

【氏名】 寄特 直人

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

【氏名】 浜崎 元司

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデンプレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9704678

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 伝送装置

【特許請求の範囲】

【請求項 1】 SDH方式の伝送装置において、
外部入力信号のスペアビットから信号の同期状態を表す SSMを抽出する SSM抽出部と、

前記 SSM抽出部からの SSMと、制御用マイクロコンピュータから設定されている SSMとのいずれかを選択する第 1 選択部とを
有することを特徴とする伝送装置。

【請求項 2】 請求項 1 記載の伝送装置において、
前記 SSM抽出部で抽出された SSMが所定回数連続して同一の場合に前記 SSMを有効とする保護部を
有することを特徴とする伝送装置。

【請求項 3】 SDH方式の伝送装置において、
外部入力の同期転送モジュール信号の S1 バイトから信号の同期状態を表す SSMを抽出する S1 バイト抽出部と、
制御用マイクロコンピュータから SSMを設定されるレジスタと、
前記 S1 バイト抽出部からの SSMと、前記レジスタからの SSMとのいずれかを選択する第 2 選択部とを
有することを特徴とする伝送装置。

【請求項 4】 請求項 1 記載の伝送装置において、
外部入力信号の SSMが変化したことを検出してタイミングソースの切替えを行う第 1 切替手段と、
全てのタイミングソースの断を検出してタイミングソースの切替えを行う第 2 切替手段と、
前記第 1 切替手段と第 2 切替手段とを選択する第 3 選択部とを
有することを特徴とする伝送装置。

【請求項 5】 請求項 4 記載の伝送装置において、
タイミングソースの切替え動作の保護を行う切替保護手段を

有することを特徴とする伝送装置。

【請求項 6】 請求項 4 記載の伝送装置において、
タイミングソースの切り戻し動作の保護を行う切り戻し保護手段を
有することを特徴とする伝送装置。

【請求項 7】 SDH 方式の伝送装置において、
電源投入後の強制フリーランモードから顧客の指示によりホールドオーバー用
のメモリをリセットする自動選択フリーランモードに遷移することを特徴とする
伝送装置。

【請求項 8】 請求項 7 記載の伝送装置において、
前記自動選択フリーランモードからタイミングソースの優先度設定によりホー
ルドオーバー用メモリを更新する自動選択第 1 ロックドモードに遷移することを
特徴とする伝送装置。

【請求項 9】 請求項 8 記載の伝送装置において、
前記自動選択第 1 ロックドモードから前記ホールドオーバー用メモリの更新が
一周以上したことにより前記ホールドオーバー用メモリを更新を続け優先度設定
された全てのタイミングソースの断によりホールドオーバーモードに遷移する自
動選択第 2 ロックドモードに遷移することを特徴とする伝送装置。

【請求項 10】 請求項 9 記載の伝送装置において、
前記自動選択第 2 ロックドモードから前記ホールドオーバー用メモリの更新が
一周未満における優先度設定された全てのタイミングソースの断により前記自動
選択フリーランモードに遷移することを特徴とする伝送装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、伝送装置に関し、SDH (Synchronous Digital
Hierarchy) 方式を採用した伝送装置に関する。

【0002】

【従来の技術】

SDH (Synchronous Digital Hierarchy) 方

式は、北米においては、SONETとして採用されており、本明細書ではこれらの変形方式をも含む概念として、SDH方式という言葉を使用して説明する。SDH方式を採用した伝送装置が誕生して既に10年以上が経過しているが、当初は、ITU-T (International Telecommunication Union-Telecommunication Standardization Sector) でも勧告が行われていない分野が多く、そのような分野については各メーカーが独自の方式を採用しており、同期方法に関する分野も同等であり、つい最近まで勧告が無かった。

【0003】

図1はSDH伝送装置の一例の概念図を示す。同図中、集合側のチャネル装置10～13は、主に高速の同期転送モジュールSTM-n (Synchronous Transport Module) の送受信を行い、外部より受信した同期転送モジュールSTM-nをクロスコネクタ及び同期部15に供給し、また、クロスコネクタ及び同期部15から供給される同期転送モジュールSTM-nを外部に送信する。支流側のチャネル装置17～20は、主に低速の同期転送モジュールSTM-nまたは2Mbpsの信号ユニットの送受信を行い、外部より受信した同期転送モジュールSTM-nまたは2Mbpsの信号ユニットをクロスコネクタ及び同期部15に供給し、また、クロスコネクタ及び同期部15から供給される同期転送モジュールSTM-nまたは2Mbpsの信号ユニットを外部に送信する。

【0004】

クロスコネクタ及び同期部15は、クロスコネクタ機能と同期機能を持つ。クロスコネクタ及び同期部15の外部入力／外部出力は、同期用の外部インタフェースである。マイクロコンピュータ22は装置全体を制御し、顧客とのインタフェースをつかさどる。NMS (Network Management System) は顧客操作をマイクロコンピュータ22に通知する。

【0005】

図2は、クロスコネクタ及び同期部15内の従来の同期部30の一例のブロック図を示す。同図中、タイミングソースインタフェース部 (Timing So

urce Interface) 32は、各種タイミング信号のインタフェース機能を持つ。内部クロック源34は32.768MHz \pm 4.6ppmの内部クロックを生成する固定発振器であり、内部クロックはタイミングソースとして使用される他に、ホールドオーバー動作のクロックとしても使用される。

【0006】

EC (Equipment Clock) 選択部36は、EC側のタイミングソース (信号から抽出したクロック) をタイミングソース選択部38からの情報により切り替える。ホールドオーバー部40は、EC側のタイミングソースが全て未使用となった場合に陥るホールドオーバー機能を提供する。PLL42はEC選択部36で選択されたタイミングソースを基準として、装置クロックECをタイミングソースに同期させるために設けられている。

【0007】

EC生成部44は装置クロック及び装置クロックに同期したEC2Mbps及びEC2MHzを生成する。なお、EC2Mbps及びLC2Mbpsとは、特定ビットパターンを持つ伝送レート2Mbps信号であり、EC2MHz及びLC2MHzとは、周波数2MHzのクロックである。モード選択部46は、マイクロコンピュータ22のプロビジョニング項目により外部出力をEC生成部44からの信号もしくはLC生成部48からの信号に切り替える。

【0008】

LC生成部48は、LC選択部50で選択されたタイミングソースに同期したLC (Line Clock) 2Mbps及びLC2MHzを生成する。LC選択部50は、LC側のタイミングソースをタイミングソース選択部38からの情報により切り替える。タイミングソース選択部38は、優先度が設定されているタイミングソースの品質値を比較し、この比較結果に応じてEC選択部36及びLC選択部50の切替え制御を行う。

【0009】

SSM変換部52は、受信した信号の同期状態を表すSSM (Synchronization Status Message) 値を扱い易くするための品質値 (Quality Level) に変換する。SSMバス制御部54は、S

SMバスの制御を行う。外部入力インタフェース56は、外部入力2Mbps及び2MHzのインタフェースを行う。

【0010】

【発明が解決しようとする課題】

従来のSDH伝送装置の同期機能は、標準となる規格が今まで無かったため、独自の方式が用いられてきたが、99年6月にITU-T G. 781 (Synchronization Layer Function) が勧告され、この勧告に準拠させていかなければならなくなった。

【0011】

従来装置の同期機能において、外部2MbpsSSM機能はアシュームドSSM機能だけであったが勧告によりインカミングSSM機能が追加になり、STM-n SSM機能はインカミングSSM機能だけであったが勧告によりアシュームドSSM機能が追加になった。また、タイミングソース切替えではQL-Enable機能だけであったがQL-Disable機能が追加になり、ホールドオフタイム機能及びウエイトリストア機能が追加になり、ソース切り換えの状態遷移が新たになった。このため、従来装置の同期機能は上記ITU-T勧告に準拠しなくなったという問題があった。

【0012】

本発明は、上記の点に鑑みなされたものであり、従来の機能を利用して同期機能をITU-T G. 781 勧告に準拠する伝送装置を提供することを目的とする。

【0013】

【課題を解決するための手段】

請求項1に記載の発明は、外部入力信号（例えば伝送レート2Mbps）のスペアビットから信号の同期状態を表すSSMを抽出するSSM抽出部と、

前記SSM抽出部からのSSMと、制御用マイクロコンピュータから設定されているSSMとのいずれかを選択する第1選択部とを有することにより、外部2MbpsSSM機能として、アシュームドSSM機能にインカミングSSM機能を追加することができる。

【 0 0 1 4 】

請求項 2 に記載の発明は、 S S M 抽出部で抽出された S S M が所定回数連続して同一の場合に前記 S S M を有効とする保護部を有することにより、誤りのない正確な S S M を得ることができる。

【 0 0 1 5 】

請求項 3 に記載の発明は、外部入力同期転送モジュール信号の S 1 バイトから信号の同期状態を表す S S M を抽出する S 1 バイト抽出部と、

制御用マイクロコンピュータから S S M を設定されるレジスタと、

前記 S 1 バイト抽出部からの S S M と、前記レジスタからの S S M とのいずれかを選択する第 2 選択部とを有することにより、 S T M - n S S M 機能としてインカミング S S M 機能にアシュームド S S M 機能を追加することができる。

【 0 0 1 6 】

請求項 4 に記載の発明は、外部入力信号の S S M が変化したことを検出してタイミングソースの切替えを行う第 1 切替手段と、

全てのタイミングソースの断を検出してタイミングソースの切替えを行う第 2 切替手段と、

前記第 1 切替手段と第 2 切替手段とを選択する第 3 選択部とを有することにより、タイミングソース切替えで Q L - E n a b l e 機能に Q L - D i s a b l e 機能を追加することができる。

【 0 0 1 7 】

請求項 5 に記載の発明は、タイミングソースの切替え動作の保護を行う切替保護手段を有することにより、誤りのない正確なタイミングソースの切替え動作を行うことができる。

【 0 0 1 8 】

請求項 6 に記載の発明は、タイミングソースの切り戻し動作の保護を行う切り戻し保護手段を有することにより、誤りのない正確なタイミングソースの切り戻し動作を行うことができる。

【 0 0 1 9 】

請求項 7 に記載の発明は、電源投入後の強制フリーランモードから顧客の指示

によりホールドオーバー用のメモリをリセットする自動選択フリーランモードに遷移することにより、自動選択フリーランモードを追加することができる。

【 0 0 2 0 】

請求項 8 に記載の発明は、自動選択フリーランモードからタイミングソースの優先度設定によりホールドオーバー用メモリを更新する自動選択第 1 ロックドモードに遷移することにより、自動選択第 1 ロックドモードを追加することができる。

【 0 0 2 1 】

請求項 9 に記載の発明は、前記自動選択第 1 ロックドモードから前記ホールドオーバー用メモリの更新が一周以上したことにより前記ホールドオーバー用メモリを更新を続け優先度設定された全てのタイミングソースの断によりホールドオーバーモードに遷移する自動選択第 2 ロックドモードに遷移することにより、追加した自動選択第 1 ロックドモードから自動選択第 2 ロックドモードに遷移することができる。

【 0 0 2 2 】

請求項 1 0 に記載の発明は、前記自動選択第 2 ロックドモードから前記ホールドオーバー用メモリの更新が一周未満における優先度設定された全てのタイミングソースの断により前記自動選択フリーランモードに遷移することにより、自動選択第 2 ロックドモードから追加した自動選択フリーランモードに遷移することができる。

【 0 0 2 3 】

付記 1 2 に記載の発明では、保護部で有効とされた S S M を前記制御用マイクロコンピュータでモニタ可能とすることにより、インカミング S S M 機能の S S M を制御用マイクロコンピュータでモニタすることができる。

【 0 0 2 4 】

付記 1 3 に記載の発明では、切替保護手段は、前記制御用マイクロコンピュータから切替え動作の保護時間を設定されることにより、切替え動作の保護時間を最適な値に設定することができる。

【 0 0 2 5 】

付記 1 4 に記載の発明では、切り戻し保護手段は、前記制御用マイクロコンピュータから切り戻し動作の保護時間を設定されることにより、切り戻し動作の保護時間を最適な値に設定することができる。

【 0 0 2 6 】

【発明の実施の形態】

図 3 は、本発明におけるクロスコネクト及び同期部 1 5 内の同期部 6 0 の一実施例のブロック図を示す。同図中、タイミングソースインタフェース部 (Timing Source Interface) 6 2 は、各種タイミングソースのインタフェース機能を持ち、チャンネル装置及び外部入力インタフェース 8 6 からタイミングソース供給されており、優先度 1 ~ 4 (Pri 1 ~ 4) の装置クロックを EC 選択部 6 6 に供給し、優先度 1 ~ 4 (Pri 1 ~ 4) のラインクロックを LC 選択部 8 0 に供給する。内部クロック源 6 4 は 3 2 . 7 6 8 M H z ± 4 . 6 p p m の内部クロックを生成する固定発振器であり、内部クロックはタイミングソースとして使用される他に、ホールドオーバー動作のクロックとしても使用される。

【 0 0 2 7 】

EC (Equipment Clock) 選択部 6 6 は、EC 側のタイミングソースをタイミングソース選択部 6 8 からの情報により切り替える。ホールドオーバー部 7 0 は、EC 側のタイミングソースが全て未使用となった場合に陥るホールドオーバー機能を提供する。PLL 7 2 は EC 選択部 6 6 で選択されたタイミングソースを基準として、装置クロック EC をタイミングソースに同期させるために設けられている。EC 生成部 7 4 は装置クロック及び装置クロックに同期したクロック EC 2 M b p s 及び信号 EC 2 M H z を生成する。モード選択部 7 6 は、プロビジョニング信号により外部出力を EC 生成部 7 4 からの信号もしくは LC 生成部 7 8 からの信号に切り替える。

【 0 0 2 8 】

LC 生成部 7 8 は、LC 選択部 8 0 で選択されたタイミングソースに同期したクロック LC (Line Clock) 2 M b p s 及び信号 LC 2 M H z を生成する。LC 選択部 8 0 は、LC 側のタイミングソースをタイミングソース選択部

68からの情報により切り替える。タイミングソース選択部68は、優先度が設定されているタイミングソースの品質値(Q L : Q u a l i t y L e v e l)を比較し、この比較結果に応じてEC選択部66及びLC選択部80の切替え制御信号SW CONTを生成する。この切替え制御信号SW CONTは保護部94を通してEC選択部66, LC選択部80それぞれに供給される。

【0029】

SSM変換部82は、受信した信号の同期状態を表すSSM(Synchr onization Status Message)値を扱い易くするための品質値(Q u a l i t y L e v e l)に変換してタイミングソース選択部68に供給する。SSMバス制御部84は、SSMバスの制御を行う。外部入力インタフェース86は、外部入力信号2Mbps及びクロック2MHzのインタフェースを行う。

【0030】

ここで、2Mbpsの外部入力のSSM機能について説明する。2Mbpsの外部入力信号のフレーム構成は図4に示すようになっている。2Mbpsのマルチフレームは16フレームで構成され、上位8フレームをサブマルチフレームIと呼び下位8フレームをサブマルチフレームIIと呼ぶ。各々のフレームは32のタイムスロットで構成されており、先頭のタイムスロット(Time Slot 0)にフレームパターン(FAS, NFAS)及びOHBが付加されている。

【0031】

図5は、各フレームの先頭のタイムスロット(Time Slot 0)の構成を示す。同図中、E1, E2はCRC-4(Cyclic Redundancy Check-4)のエラー表示ビットであり、AはRAI(Remote Alarm Indication)ビットである。また、 $C_1 \sim C_4$ はCRC-4ビットであり、 $Sa_{41} \sim Sa_{84}$ はSSMの送受に使用するスペアビットである。SSMはサブマルチフレーム(SFM)毎の $Sa_{n1} \sim Sa_{n4}$ ($n=4 \sim 8$)の4ビットに設定されてくる。MSBは Sa_{n1} でLSBは Sa_{n4} となる。どの $Sa_{n1} \sim Sa_{n4}$ のSSMを抽出するかは顧客設定による。受信したSSMは3段の保護を取る(3回連続しての同一検出)必要がある。

【 0 0 3 2 】

図 6 は、本発明装置の外部 2 M b p s インタフェース回路の一実施例のブロック図を示す。この外部 2 M b p s インタフェース回路は図 3 に示す外部入力インタフェース 8 6 内の一部である。また、この回路に対応する従来回路の構成を図 7 に示す。図 6，図 7 において、同一部分には同一符号を付す。

【 0 0 3 3 】

図 6 において、B/U 部 1 0 0 は、外部より供給される 2 M b p s のバイポーラ信号をユニポーラ信号に変換する。また、2 M b p s のバイポーラ信号からクロック成分を抽出する機能も有している。HDB 3 D E C 部 1 0 2 は、2 M b p s 信号が HDB 3 符号則で送られてくるため、HDB 3 符号を復号化する。同期障害検出部 1 0 4 は、復号された 2 M b p s の信号の同期障害を検出して S S M バス制御部 8 4 に通知すると共に、同期障害アラームを図 1 に示すマイクロコンピュータ 2 2 に通知する。また、レジスタ 1 0 6 にはマイクロコンピュータ 2 2 のプロビジョニング項目「P R O V S S M」により例えば” 0 0 1 0 ”などのアシュームド S S M 値が設定され、S S M バス制御部 8 4 に通知される。

【 0 0 3 4 】

本発明で追加された C R C - 4 エラー検出部 1 0 8 は、マルチフレームの C R C - 4 ビット C₁ ~ C₄ を監視してエラーを検出すると保護部 1 1 2 に通知する。S S M 抽出部 1 1 0 は 2 M b p s 信号に設定されている S S M 情報を抽出して保護部 1 1 2 に供給する。保護部 1 1 2 は、受信した S S M の 3 段の保護を取る。この保護により、3 回連続して同一の S S M 値は現在受信しているインカミング S S M 値として S S M モニタ部 1 1 4 からコンディショニング項目「S S M M O N」でマイクロコンピュータ 2 2 に通知されると共に、選択部 1 1 6 に供給される。

【 0 0 3 5 】

選択部 1 1 6 は、マイクロコンピュータ 2 2 のプロビジョニング項目「I N C / A S S S E L」により、保護部 1 1 2 からのインカミング S S M、または、レジスタ 1 0 6 からのアシュームド S S M のいずれかを選択して S S M バス制御部 8 4 に通知する。

【 0 0 3 6 】

図 8 は、本発明装置の集合側のチャネル装置の一実施例のブロック図を示す。また、これに対応する従来のチャネル装置の構成を図 9 に示す。図 8，図 9 において、同一部分には同一符号を付す。

【 0 0 3 7 】

図 8 において、同期障害検出部 1 2 0 は、同期転送モジュール S T M - n の同期障害を検出して、コンディショニング項目「A l a r m」を通知すると共に、S S M バス制御部 1 2 2，タイミングソースバス制御部 1 2 4 に通知する。また、S 1 バイト抽出部 1 2 6 は、同期転送モジュール S T M - n の M S O H (M u l t i p l e x S e c t i o n O v e r H e a d) 内にある S 1 バイト即ち S S M 値を抽出して、S S M モニタ部 1 2 8 から現在受信しているインカミング S S M 値としてコンディショニング項目「S S M M O N」に通知すると共に、選択部 1 3 0 に供給する。

【 0 0 3 8 】

なお、同期転送モジュール S T M - n ($n = 1 / 4 / 1 6$) の S S M 値は、図 1 0 に示すフォーマットの M S O H 内の S 1 バイトによって伝送されてくる。S 1 バイトは下位 4 ビットが S S M として定義されている (I T U - T G . 7 0 7 9 . 2 . 2 . 1 1 項) 。 S 1 バイトの上位 4 ビットは使用されない。

【 0 0 3 9 】

図 8 において、分周部 1 3 2 は、S T M - n の信号から抽出したクロックを、タイミングソースとしての 2 . 0 4 8 M H z まで分周してタイミングソースバス制御部 1 2 4 に供給する。S S M バス制御部 1 2 2 は、クロスコネクタ及び同期部 1 5 と S S M 情報の送受を行っている S S M バスの制御を行う。また、全 1 挿入部 1 3 4 に対してタイミングループの防止制御を行う。タイミングソースバス制御部 1 2 4 は、プロビジョニング情報により、タイミングソースバスの制御を行う。

【 0 0 4 0 】

P L L 1 3 6 は、装置クロックを基準とし、S T M - n 出力を装置クロックに同期させる。S 1 バイト挿入部 1 3 8 は、S S M バス制御部 1 2 2 からの S S M

情報をSTM-nのMSOH内にあるS1バイトに挿入する。全1挿入部134は、プロビジョニング項目「S1 ENA/DIS」及びSSMバス制御部122からの情報により、STM-nのMSOH内にあるS1バイトに挿入するSSM情報を全ビット1にする。

【0041】

ITU-T G. 781 5.4.3項では同期転送モジュールSTM-nのタイミングソースに対してもアシュームドSSM機能を持つように要求されているため、レジスタ140及び選択部130を追加している。レジスタ140にはマイクロコンピュータ22のプロビジョニング項目「PROV SSM」により例えば”0010”などのアシュームドSSM値が設定される。選択部130は、プロビジョニング項目「INC/ASS SEL」により、S1バイト抽出部126からのインカミングSSM、または、レジスタ140からのアシュームドSSMのいずれかを選択してSSMバス制御部84に通知する。

【0042】

従来は常にSSM値を変換した品質値(Quality Level)を監視し、これが変化したことに基づいてタイミングソースの切替えを行うQL(Quality Level)-Enable機能であったが、ITU-T G. 781 (5.12.2)ではQL-Disable機能の要求されている。

【0043】

QL-Enable機能は、SSM値を変換した品質値/Signal Fail via QL-Failed(つまり、SSM値が全ビット1で信号が使用できない)/優先度(同一QLが複数の場合は優先度が高い方)/外部コマンド(顧客からのマニュアルスイッチ操作等)、それぞれを切替え要因としてタイミングソースの切替えが制御されるものである。

【0044】

これに対し、QL-Disable機能はSignal Fail(信号が使用できない)/優先度(同一QLが複数の場合は優先度が高い方)/外部コマンド(顧客からのマニュアルスイッチ操作等)、それぞれによってタイミングソースの切替えが制御されるものである。

【 0 0 4 5 】

図 3 において、EC ダウン検出部 9 0 は、タイミングソースインタフェース部 6 2 から出力される EC 側の複数のタイミングソースのダウン検出を行い、ダウン検出信号をタイミングソース選択部 6 8 に供給する。LC ダウン検出部 9 2 は、タイミングソースインタフェース部 6 2 から出力される LC 側の複数のタイミングソースのダウン検出を行い、ダウン検出信号をタイミングソース選択部 6 8 に供給する。

【 0 0 4 6 】

タイミングソース選択部 6 8 には図 1 1 に示す選択部 9 4 が設けられている。選択部 9 4 には、EC ダウン検出部 9 0 または LC ダウン検出部 9 2 からのダウン検出信号 EC / LC DWN DET と、SSM 変換部 8 2 から品質値 (QL) を供給されている。選択部 9 4 はマイクロコンピュータ 2 2 のプロビジョニング項目が「QL - Enable」の場合は品質値を選択し、マイクロコンピュータ 2 2 のプロビジョニング項目「QL - Disable」の場合はダウン検出信号 EC / LC DWN DET を選択して、EC 選択部 6 6 及び LC 選択部 8 0 の切替え制御を行う。

【 0 0 4 7 】

従来のタイミングソースの切替えは図 1 2 に示すようにタイマクロックの 2 周期以内に行われる即時動作であり、また、タイミングソースの切り戻しも図 1 3 に示すようにタイマクロックの 2 周期以内に行われる即時動作であったが、ITU-T G. 781 5. 8 項には短時間の障害では切替え / 切り戻し動作しないよう Hold-off Time / Wait to Restore Time が要求されている。

【 0 0 4 8 】

このため、本発明では図 3 に示すタイミングソース選択部 6 8 と、EC 選択部 6 6 及び LC 選択部 8 0 との間に保護部 9 4 を設け、切替え信号を設定時間分の保護を行い、EC 選択部 6 6 及び LC 選択部 8 0 に通知する。

【 0 0 4 9 】

タイミングソース選択部 6 8 は、図 1 4 に示すように、優先度 (Pri) 1 ~

4の各信号の品質値 (Quality Level) を比較して最も品質値が高い (小さい) 優先度 (Pri) の信号を選択する切替え制御信号を生成する。これによって、当初は優先度 (Pri) 1の信号が選択されるが、この優先度 (Pri) 1の信号の品質値が2から6に低下すると、タイミングソース選択部68はタイマクロックの2周期以内に品質値が2である優先度 (Pri) 3の信号を選択する切替え制御信号を生成する。この信号は保護部94に供給され、所定時間 (Hold-off time) だけ保護、即ち所定時間持続したときに信号変化が反映されて、EC選択部66及びLC選択部80に供給される。上記の所定時間 (Hold-off time) はマイクロコンピュータ22から設定された値である。

【0050】

また、タイミングソース選択部68は、図15に示すように、当初、優先度 (Pri) 2の信号を選択しており、優先度 (Pri) 1の信号の品質値が6から2に上がると、タイミングソース選択部68はタイマクロックの2周期以内に品質値が2である優先度 (Pri) 1の信号を選択する切替え制御信号を生成する。この信号は保護部94で所定時間 (WTR time: Wait To Restore time) だけ保護、即ち所定時間持続したときに信号変化が反映されて、EC選択部66及びLC選択部80に供給される。上記の所定時間 (WTR time) はマイクロコンピュータ22から設定された値である。

【0051】

従来の同期部では図16に示すように、強制フリーランモード (Forced freerun Operation Mode), 自動選択処理モード (Auto Selection Operation Mode) 内の自動選択ロックドモード (Locked Mode), 自動選択ホールドオーバーモード (Holdover Mode), 強制ホールドオーバーモード (Forced Holdover Operation Mode) の各モードでな状態遷移を行っていたが、ITU-T G. 781 6.3項には、図17に示すように、自動選択処理モードに自動選択フリーランモード (freerun Mode) と自動選択第1ロックドモード (Locked Mode acquiring

holdover memory) が追加されている。なお、図16, 図17で同一部分には同一符号を付す。

【0052】

図3に示す状態遷移管理部96では、装置電源が投入されるか、または、自動選択処理モードから顧客の指示(MANUAL/FORCE)により、図17に示す強制的に内部クロック(freerun)を選択する強制フリーランモード(Forced freerun Operation Mode)200となる。この時、ホールドオーバー用のメモリはリセットされる。

【0053】

ここで、顧客が「AUTO SELECT」を設定すると、自動選択フリーランモード(Auto Selection Operation Mode freerun Mode)210となる。この自動選択フリーランモード210は、顧客がタイミングソースを入力するまでの一時的なものである。この時、ホールドオーバー用のメモリはリセットされる。

【0054】

自動選択第1ロックドモード(Locked Mode (Acquiring Holdover Memory))220は、顧客がタイミングソースの優先度を設定した直後で、ホールドオーバー用のメモリ(ホールドオーバー部70に内蔵)を更新中の時のモードである。このメモリの更新が一周(タイミングソースを再生するに十分な情報を一周と呼ぶ)以上すれば、自動選択第2ロックドモード(Locked Mode (Holdover Memory Acquired))230に遷移する。また、メモリの更新が一周未満であるときに顧客が入力した全てのタイミングソースが使用不可(DNU)になった場合には、自動選択フリーランモード210に遷移する。自動選択第2ロックドモード230では、常にメモリは更新され続ける。顧客が優先度設定した全てのタイミングソースが使用不可になった場合は、ホールドオーバーモード(Holdover Mode)240に遷移する。

【0055】

ホールドオーバーモード240では、ホールドオーバー用のメモリに蓄積され

た情報で動作する。ホールドオーバー用のメモリの更新を中止し、メモリ復旧した場合は自動選択第2ロックドモード230に移移する。

【0056】

強制ホールドオーバーモード (Forced Holdover Operation Mode) 250では、自動選択処理モードから顧客の指示 (MANUAL/FORCE) により強制的にホールドオーバータイミングを選択する。この時、ホールドオーバー用のメモリの更新を中止し、メモリに蓄積された情報で動作する。

【0057】

なお、選択部116が請求項に記載の第1選択部に対応し、選択部130が第2選択部に対応し、SSM変換部82及びタイミングソース選択部68が第1切替手段に対応し、ECダウン検出部90及びLCダウン検出部92及びタイミングソース選択部68が第2切替手段に対応し、選択部94が第3選択部に対応し、保護部94が切替保護手段に対応し、保護部94が切り戻し保護手段に対応する。

【0058】

(付記1) SDH方式の伝送装置において、

2Mbpsの外部入力信号のスペアビットから信号の同期状態を表すSSMを抽出するSSM抽出部と、

前記SSM抽出部からのSSMと、制御用マイクロコンピュータから設定されているSSMとのいずれかを選択する第1選択部とを

有することを特徴とする伝送装置。(1)

(付記2) 付記1記載の伝送装置において、

前記SSM抽出部で抽出されたSSMが所定回数連続して同一の場合に前記SSMを有効とする保護部を

有することを特徴とする伝送装置。(2)

(付記3) SDH方式の伝送装置において、

外部入力の同期転送モジュール信号のS1バイトから信号の同期状態を表すSSMを抽出するS1バイト抽出部と、

制御用マイクロコンピュータから S S M を設定されるレジスタと、
前記 S 1 バイト抽出部からの S S M と、前記レジスタからの S S M とのいずれ
かを選択する第 2 選択部とを

有することを特徴とする伝送装置。(3)

(付記 4) 付記 1 記載の伝送装置において、
外部入力信号の S S M が変化したことを検出してタイミングソースの切替えを
行う第 1 切替手段と、

全てのタイミングソースの断を検出してタイミングソースの切替えを行う第 2
切替手段と、

前記第 1 切替手段と第 2 切替手段とを選択する第 3 選択部とを

有することを特徴とする伝送装置。(4)

(付記 5) 付記 4 記載の伝送装置において、
タイミングソースの切替え動作の保護を行う切替保護手段を
有することを特徴とする伝送装置。(5)

(付記 6) 付記 4 記載の伝送装置において、
タイミングソースの切り戻し動作の保護を行う切り戻し保護手段を
有することを特徴とする伝送装置。(6)

(付記 7) S D H 方式の伝送装置において、
電源投入後の強制フリーランモードから顧客の指示によりホールドオーバー用
のメモリをリセットする自動選択フリーランモードに遷移することを特徴とする
伝送装置。(7)

(付記 8) 付記 7 記載の伝送装置において、
前記自動選択フリーランモードからタイミングソースの優先度設定によりホー
ルドオーバー用メモリを更新する自動選択第 1 ロックドモードに遷移することを
特徴とする伝送装置。(8)

(付記 9) 付記 8 記載の伝送装置において、
前記自動選択第 1 ロックドモードから前記ホールドオーバー用メモリの更新が
一周以上したことにより前記ホールドオーバー用メモリを更新を続け優先度設定
された全てのタイミングソースの断によりホールドオーバーモードに遷移する自

動選択第2ロックモードに遷移することを特徴とする伝送装置。(9)

(付記10) 付記9記載の伝送装置において、

前記自動選択第2ロックモードから前記ホールドオーバー用メモリの更新が一周未満における優先度設定された全てのタイミングソースの断により前記自動選択フリーランモードに遷移することを特徴とする伝送装置。(10)

(付記11) 付記2記載の伝送装置において、

前記所定回数は、3回であることを特徴とする伝送装置。

【0059】

(付記12) 付記11記載の伝送装置において、

前記保護部で有効とされたSSMを前記制御用マイクロコンピュータでモニタ可能とすることを特徴とする伝送装置。

【0060】

(付記13) 付記5記載の伝送装置において、

前記切替保護手段は、前記制御用マイクロコンピュータから切替え動作の保護時間を設定されることを特徴とする伝送装置。

【0061】

(付記14) 付記6記載の伝送装置において、

前記切り戻し保護手段は、前記制御用マイクロコンピュータから切り戻し動作の保護時間を設定されることを特徴とする伝送装置。

【0062】

【発明の効果】

上述の如く、請求項1に記載の発明は、2Mbpsの外部入力信号のスペアビットから信号の同期状態を表すSSMを抽出するSSM抽出部と、

前記SSM抽出部からのSSMと、制御用マイクロコンピュータから設定されているSSMとのいずれかを選択する第1選択部とを有することにより、外部2MbpsSSM機能として、アシュームドSSM機能にインカミングSSM機能を追加することができる。

【0063】

請求項2に記載の発明は、SSM抽出部で抽出されたSSMが所定回数連続し

て同一の場合に前記 S S M を有効とする保護部を有することにより、誤りのない正確な S S M を得ることができる。

【 0 0 6 4 】

請求項 3 に記載の発明は、外部入力の同期転送モジュール信号の S 1 バイトから信号の同期状態を表す S S M を抽出する S 1 バイト抽出部と、

制御用マイクロコンピュータから S S M を設定されるレジスタと、

前記 S 1 バイト抽出部からの S S M と、前記レジスタからの S S M とのいずれかを選択する第 2 選択部とを有することにより、 S T M - n S S M 機能としてインカミング S S M 機能にアシュームド S S M 機能を追加することができる。

【 0 0 6 5 】

請求項 4 に記載の発明は、外部入力信号の S S M が変化したことを検出してタイミングソースの切替えを行う第 1 切替手段と、

全てのタイミングソースの断を検出してタイミングソースの切替えを行う第 2 切替手段と、

前記第 1 切替手段と第 2 切替手段とを選択する第 3 選択部とを有することにより、タイミングソース切替えで Q L - E n a b l e 機能に Q L - D i s a b l e 機能を追加することができる。

【 0 0 6 6 】

請求項 5 に記載の発明は、タイミングソースの切替え動作の保護を行う切替保護手段を有することにより、誤りのない正確なタイミングソースの切替え動作を行うことができる。

【 0 0 6 7 】

請求項 6 に記載の発明は、タイミングソースの切り戻し動作の保護を行う切り戻し保護手段を有することにより、誤りのない正確なタイミングソースの切り戻し動作を行うことができる。

【 0 0 6 8 】

請求項 7 に記載の発明は、電源投入後の強制フリーランモードから顧客の指示によりホールドオーバー用のメモリをリセットする自動選択フリーランモードに遷移することにより、自動選択フリーランモードを追加することができる。

【 0 0 6 9 】

請求項 8 に記載の発明は、自動選択フリーランモードからタイミングソースの優先度設定によりホールドオーバー用メモリを更新する自動選択第 1 ロックドモードに遷移することにより、自動選択第 1 ロックドモードを追加することができる。

【 0 0 7 0 】

請求項 9 に記載の発明は、前記自動選択第 1 ロックドモードから前記ホールドオーバー用メモリの更新が一周以上したことにより前記ホールドオーバー用メモリを更新を続け優先度設定された全てのタイミングソースの断によりホールドオーバーモードに遷移する自動選択第 2 ロックドモードに遷移することにより、追加した自動選択第 1 ロックドモードから自動選択第 2 ロックドモードに遷移することができる。

【 0 0 7 1 】

請求項 1 0 に記載の発明は、前記自動選択第 2 ロックドモードから前記ホールドオーバー用メモリの更新が一周末満における優先度設定された全てのタイミングソースの断により前記自動選択フリーランモードに遷移することにより、自動選択第 2 ロックドモードから追加した自動選択フリーランモードに遷移することができる。

【 0 0 7 2 】

付記 1 2 に記載の発明では、保護部で有効とされた S S M を前記制御用マイクロコンピュータでモニタ可能とすることにより、インカミング S S M 機能の S S M を制御用マイクロコンピュータでモニタすることができる。

【 0 0 7 3 】

付記 1 3 に記載の発明では、切替保護手段は、前記制御用マイクロコンピュータから切替え動作の保護時間を設定されることにより、切替え動作の保護時間を最適な値に設定することができる。

【 0 0 7 4 】

付記 1 4 に記載の発明では、切り戻し保護手段は、前記制御用マイクロコンピュータから切り戻し動作の保護時間を設定されることにより、切り戻し動作の保

護時間を最適な値に設定することができる。

【図面の簡単な説明】

【図 1】

S D H 伝送装置の一例の概念図である。

【図 2】

従来の同期部 3 0 の一例のブロック図である。

【図 3】

本発明における同期部 6 0 の一実施例のブロック図である。

【図 4】

2 M b p s のフレーム構成を示す図である。

【図 5】

各フレームの先頭のタイムスロットの構成を示す図である。

【図 6】

本発明装置の外部 2 M b p s インタフェース回路の一実施例のブロック図である。

【図 7】

従来の外部 2 M b p s インタフェース回路の一例のブロック図である。

【図 8】

本発明装置の集合側のチャネル装置の一実施例のブロック図である。

【図 9】

従来の集合側のチャネル装置の一例のブロック図である。

【図 1 0】

同期転送モジュールのフォーマットを示す図である。

【図 1 1】

選択部 9 4 の一実施例のブロック図である。

【図 1 2】

従来のタイミングソースの切替えを示す図である。

【図 1 3】

従来のタイミングソースの切替えを示す図である。

【図 1 4】

本発明のタイミングソースの切替えを示す図である。

【図 1 5】

本発明のタイミングソースの切替えを示す図である。

【図 1 6】

従来同期部の状態遷移を表す図である。

【図 1 7】

本発明の同期部の状態遷移を表す図である。

【符号の説明】


- 1 5 クロスコネクタ及び同期部
- 6 2 タイミングソースインタフェース部
- 6 4 内部クロック源
- 6 6 EC選択部
- 6 8 タイミングソース選択部
- 7 0 ホールドオーバー部
- 7 2 PLL
- 7 4 EC生成部
- 7 6 モード選択部
- 7 8 LC生成部
- 8 0 LC選択部
- 8 2 SSM変換部
- 8 4 SSMバス制御部
- 8 6 外部入力インタフェース
- 9 0 ECダウン検出部
- 9 2 LCダウン検出部
- 9 4 保護部

【書類名】

図面


【図1】

SDH伝送装置の一例の概念図




【図2】

従来の同期部30の一例のブロック図




【図 3】

本発明における同期部60の一実施例のブロック図



【図 4】

2 M b p s のフレーム構成を示す図




【図 5】

各フレーム先頭のタイムスロットの構成を示す図

| | Sub-multiframe (SMF) | Frame number | Bits 1 to 8 of the frame | | | | | | | |
|------------|-------------------------|-----------------|--------------------------|---|---|------------------|------------------|------------------|------------------|------------------|
| | | | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| Multiframe | I | 0 | C ₁ | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| | | 1 | 0 | 1 | A | S _{a41} | S _{a51} | S _{a61} | S _{a71} | S _{a81} |
| | | 2 | C ₂ | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| | | 3 | 0 | 1 | A | S _{a42} | S _{a52} | S _{a62} | S _{a72} | S _{a82} |
| | | 4 | C ₃ | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| | | 5 | 1 | 1 | A | S _{a43} | S _{a53} | S _{a63} | S _{a73} | S _{a83} |
| | | 6 | C ₄ | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| | II | 7 | 0 | 1 | A | S _{a44} | S _{a54} | S _{a64} | S _{a74} | S _{a84} |
| | | 8 | C ₁ | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| | | 9 | 1 | 1 | A | S _{a41} | S _{a51} | S _{a61} | S _{a71} | S _{a81} |
| | | 10 | C ₂ | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| | | 11 | 1 | 1 | A | S _{a42} | S _{a52} | S _{a62} | S _{a72} | S _{a82} |
| | | 12 | C ₃ | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| | | 13 | E1 | 1 | A | S _{a43} | S _{a53} | S _{a63} | S _{a73} | S _{a83} |
| | | 14 | C ₄ | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| | | 15 | E2 | 1 | A | S _{a44} | S _{a54} | S _{a64} | S _{a74} | S _{a84} |


【図 6】

本発明装置の外部 2Mbps インタフェース
回路の一実施例のブロック図




【図 7】

従来の外部 2 M b p s インタフェース回路の一例のブロック図




【図 8】

本発明装置の集合側のチャネル装置の一実施例のブロック図



【図 9】

従来の集合側のチャネル装置の一例のブロック図



【図 10】

同期転送モジュールのフォーマットを示す図






図 7 STM-1 の S1 byte の位置




【図 11】

選択部 94 の一実施例のブロック図




【図 12】

従来のタイミングソースの切替えを示す図




【図 13】

従来のタイミングソースの切替えを示す図




【図 1 4】

本発明のタイミングソースの切替えを示す図




【図 1 5】

本発明のタイミングソースの切替えを示す図




【図16】

従来の同期部の状態遷移を表す図



【図 17】

本発明の同期部の状態遷移を表す図



【書類名】 要約書

【要約】

【課題】 本発明は、従来の機能を利用して同期機能を I T U - T G. 7 8 1 勧告に準拠する伝送装置を提供することを目的とする。

【解決手段】 2 M b p s の外部入力信号のスペアビットから信号の同期状態を表す S S M を抽出する S S M 抽出部と、S S M 抽出部からの S S M と、制御用マイクロコンピュータから設定されている S S M とのいずれかを選択する第 1 選択部とを有することにより、外部 2 M b p s S S M 機能として、アシュームド S S M 機能にインカミング S S M 機能を追加することができる。

【選択図】 図 3

出 願 人 履 歴 情 報

識別番号 [000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社